台积电生态系统与联盟管理处处长Dan Kochpatcharin最近撰文称，我们正处于AI时代的边缘，数据中心对高性能人工智能芯片的需求不断飙升。事实上，可以说，现在是半导体行业发展的最佳时机，因为我们的创新正在AI领域释放巨大的机遇。

  随着下一代 AI 芯片设计慢慢的变大、越来越复杂，市场的时间框架也越来越紧缩，对功能更强大、更节能的先进芯片的需求也慢慢的变大。在台积电 2024 年北美开放创新平台®(OIP) ECO论坛上，我们与设计合作伙伴和客户会面，探讨台积电和更广泛的半导体行业如何合作应对这些挑战并抓住新兴机遇。

  台积电正在推进 3D IC 设计ECO，通过加强与合作伙伴、客户和代工厂的合作来促进系统级创新。通过与我们的 OIP ECO合作伙伴合作，我们正在利用AI和机器学习来明显提高 3D IC 设计生产力，并优化设计功率、性能、面积 (PPA) 和结果质量 (QoR)。

  作为 3Dblox 委员会的骄傲成员，我们正在与其他委员会成员合作，推动 3Dblox 标准的下一次演进，明显提高 3D IC 设计效率并推动行业向前发展。我们与我们的 OIP 合作伙伴一起应对 3D IC 架构固有的多物理挑战，让我们的共同客户在最新的台积电 3DFabric 技术上实现精确和优化的设计。

  “我们与台积电合作，为 AWS 设计的 Nitro、Graviton、Trainium 和 Inferentia 芯片提供先进的硅片解决方案，这使我们也可以突破先进工艺和封装技术的界限，为我们的客户提供几乎任何在 AWS 上运行的工作负载的最佳性价比。” – AWS Annapurna Labs 副总裁 Gary Szilagyi说。

  “台积电的 2nm 技术提供卓越的性能和能效，加上其 3DFabric，推动了 Socionext 的 3D IC 创新，为数据中心、5G/6G 基础设施和边缘计算等各种应用提供可扩展的解决方案。台积电的技术及其全面的ECO帮助 Socionext 显著缩短了向市场推出存在竞争力的产品的时间。这些创新对于巩固 Socionext 在全球市场的领导地位至关重要，Socionext 是一家为汽车、数据中心和网络等需要最先进的技术的领域提供完全定制和优化解决方案的供应商。”—— Socionext 副总裁兼全球开发集团负责人 Hisato Yoshida表示。

  随着人工智能的快速普及，为满足对可处理海量数据集和计算的先进硅片解决方案前所未有的需求，业界正在不断突破先进工艺和 3D IC 技术的界限。台积电和我们的 OIP ECO合作伙伴处于这一范式转变的前沿，共同利用台积电最先进的工艺和 3DFabric 技术提供先进的 EDA 和 IP 解决方案，以加速 3D IC 设计的进步，推动人工智能创新。

  我们与 OIP 合作伙伴合作，使用最新的先进 3nm 和 2nm 技术认证其业界领先的数字和定制完整设计流程，以确保客户成功流片。我们最新的合作还包括支持台积电 3DFabric 技术的台积电认证设计平台，该技术整合了 TSMC-SoIC （集成芯片系统）和 CoWoS，包括最新的晶圆系统 (TSMC-So) 封装。

  我们延续设计技术共同优化（DTCO）的传统，与长期合作伙伴合作，针对最新的台积电技术（如N3 FinFLEX 、N2 NanoFLEX和最新的台积电 A16）以及创新的背面电源解决方案优化功率、性能和面积（PPA），为未来的 AI 创新提供动力。

  AI 应用对计算的需求一直增长，半导体技术也必须跟上步伐。我们与主要设计ECO合作伙伴合作，开发基于 AI 的设计自动化，以提供业界领先的生产力和结果质量 (QoR)。事实上，我们的 EDA 合作伙伴已在半导体设计中使用 AI/ML，在时序、功耗和生产力方面取得了显著的改善。

  我们正在与合作伙伴合作应用生成式人工智能来提高设计效率，使用大型语言模型 (LLM) 进行工作流程、运行助手流程脚本和寄存器传输级 (RTL) 设计和调试，以及知识助手工具和使用流程查询。这种方法有助于明显提高设计效率，加快从创意到成功设计的过程。

  我们还与主要的电子设计自动化 (EDA) 合作伙伴合作，将 AI 应用于设计工作，包括数字设计金属方案优化、单元库和 EDA 设置优化、模拟设计迁移、模拟电路优化和 3D IC 设计空间探索。AI 驱动的解决方案简化了平面规划流程，以优化热、信号和电源完整性，从而最大限度地提高系统性能和 QoR。

  这些方法只是我们与 OIP 合作伙伴密切合作的几个例子，以实现未来 AI 芯片设计从模拟设计迁移到 3D IC 设计空间探索的目标。

  3Dblox 开放标准于 2022 年推出，为 EDA 供应商提供了一种途径，使他们可以以单一格式对 3D IC 设计的基本物理堆叠和逻辑连接信息进行建模。3Dblox 通过提供物理和逻辑连接的全面视图以及增强跨工具互操作性来简化 3D IC 设计。

  自成立以来，3Dblox 标准经历了多次更新，每次演进都让合作伙伴及其客户更容易使用。2022 年，3Dblox 实施了一种模块化方法来表示所有 3D IC 架构。去年，3Dblox 的增强功能侧重于早期架构探索的原型可行性。如今，最新版本的 3Dblox 得到了逐步发展，可以通过早期规划功能有效处理大型 3D IC 设计。

  基于人工智能的全局资源优化：通过利用 EDA AI 引擎的强大功能充分探索电气和物理设计空间，可以高效、成功地将复杂的 3D IC 设计划分为单独的 2D IC 设计，以最大限度地提高生产力。

  多物理场分析收敛：由于热耦合，3D IC 系统在时序、功率、电迁移/IR 降 (EMIR) 和热分析之间有更强的依赖性。此新功能通过在同一数据库下无缝集成多个分析引擎，大幅度减少了设置工作量，从而简化了数据传输和精确的收敛控制。

  早期布局规划设计规则检查 (DRC)：芯片的旋转、翻转和投影是一个复杂的过程，在 3D 环境下，这会使 DRC 变得复杂。此新功能可识别正确布局规划所必需的关键 3D 布局规划规则，从而有效地将规划与最终实施检查分离开来。

  自动对准标记插入：随着 3D 集成尺寸的增大，需要更多对准标记用于工艺控制。台积电实现了完全自动化的逐个纠正流程，通过芯片旋转、翻转、投影或光学缩小消除了计算每个对准标记坐标的复杂性。这种新方法极大地简化了对准标记插入流程。

  3Dblox 通用约束，用于早期芯片封装协同设计：业界在芯片封装协同设计的早期阶段缺乏通用协议。3Dblox 通用约束格式通过提供所需约束的正式定义来弥补这一差距，以促进团队之间的精确沟通，并确保封装和集成规则的快速融合。

  除了这些新进展之外，3Dblox 委员会还宣布计划通过全球最大的技术专业组织 IEEE 公开发布 3Dblox 标准，以逐步推动 3D IC 设计ECO创新并提高 EDA 工具的互操作性。该标准被称为 IEEE 3537-3Dblox，将获得更多来自行业专家的支持和资源，同时让更多合作伙伴、客户和代工厂能够轻松利用 3Dblox 在 AI 技术和其他领域开辟新天地。

  据报道，摩根士丹利估计，台积电原计划在 2026 年将 CoWoS 封装产能提高到每月 8 万片，但进展速度比预期要快，因此该企业能在 2025 年实现这一目标，而台积电 8 月份收购台湾一家价值 170 亿新台币的工厂，对这一时间表大有裨益。

  该分析师还对台积电目前领先的 3 纳米芯片制造工艺持乐观态度。他认为 3 纳米产能可以从 2024 年的每月 9 万片晶圆增长到 2025 年的每月 12 万片晶圆。与封装一样，AI行业的需求预测将帮助产能提升。

  对于最新的 AI 芯片，封装和制造必须齐头并进，因为后者确保性能优越性和功率效率；前者负责将芯片组装成最终产品可用的形式。

  英特尔将部分芯片制造需求转移给台积电，也有望推动对台积电 3nm 工艺技术的需求。虽然这一假设反映在分析师的模型中，但该行无法确认现实情况是否如此。iPhone 的芯片需求预测将在产能增加中发挥作用，尤其是因为苹果 2025 年的 iPhone 应该会接着使用 3nm 节点并使用先进的 N3P 变体。

  台积电还有望提高其最新制造技术 2 纳米节点的产能。尽管苹果的订单明年不会实现，但摩根士丹利认为，2 纳米产能可以从 2024 年的每月 10,000 片晶圆扩大到 2025 年的每月 50,000 片晶圆。随着 2026 年 iPhone 的产量增加，这一数字将在 2026 年进一步增长到每月 80,000 片晶圆。到 2026 年，3 纳米产能预计将达到每月 140,000 片晶圆，这中间还包括台积电在美国制造工厂的 20,000 片晶圆。

  这位摩根士丹利分析师还上调了对 2025 年资本支出的预测。他认为，2025 年资本支出将增长 8.5%，即从今年的 350 亿美元增至明年的 380 亿美元。地理政治学焦灼的事态加上对AI的激增需求，要求台积电扩大制造能力，并将其生产基地从台湾转移。这些计划包括在美国和日本开设新工厂，新闻媒体报道称，台积电正在讨论在中东缺水地区建立芯片制造工厂。